Architecture pc

Architecture pc

Cours d’Architecture des Ordinateurs Didier Teifreto Laboratoire d’Informatique de Besançon [email protected] fr http://lifc. univ-fcomte. fr/PEOPLE/teifreto/Teifreto. html mardi 22 août 2000 But du cours d’A. S. I. • Comprendre la structure matérielle et logicielle d’un microprocesseur moderne ): – structure interne – structure externe • Comprendre la stru logicielle d’un ordinat 7 p g • Apprendre à programmer en assembleur 8086 • 3 x 18h d’apprentissage. 22/08/00 Architecture des Ordinateurs 2 Plan du cours 1 – Historique 2- Principe de fonctionnement l’octogone à trigramme -500 : Moyen Orient, l’abaque et le boulier. 42 : Pascal, met au point la Pascaline (+,-) 1666 : Moreland, la multiplication par additions successives. 1833 : Babbage, imagine la machine à différences puis une machine analytique (UC, mémoire, registres, cartes perforées) jamais terminée 6 Historique 1840 -1944 1840 : Ada Lovelace, principe itérations successives : algorithme en honneur de Al Khawarizmi (820). 1854 : Boole, Algèbre de Boole 1858 : Le premier cable transatlantique (2ème en 1866) 1904 : John Fleming, Diode (tube à vide) Lee DeForest, Triode 1907 1937 : Alan M.

Turing, Machine de Turing 1938 : Thèse de Shannon, Blnary digiT (1/ architecture et Booléen) 1940 – 1 945 : Calculateurs mécaniques et à relais

Désolé, mais les essais complets ne sont disponibles que pour les utilisateurs enregistrés

Choisissez un plan d'adhésion
électrique 7 Les premiers ordinateurs 1945 : John Von Neumann définit l’architecture de Von Neumann toujours utilisée de nos ‘ours. 1946 : ENIAC (première gé onnes / 72 de Moore . Complexité des circuits x2 / 2 ans 1968 : Ordinateurs à Circuits intégrés (troisième génération) et langage pascal. Notion de Multiprogrammation de temps partagé, de temps réel. 971 : Intel lance le premier microprocesseur (60000 instructions Is 4004) et la mémoire intégrée , VLS 9 Micro ordinateur 1973 : Premier ordinateur à microprocesseur (quatrième énération) Altair, 1978 : Intel lance le 8086 330 000 instruction ‘seconde 1981 : multitude de micro-ordinateurs Apple, IBM PC, 1982 : Intel lance le 80286 900 000 instruction /seconde 1985 : Intel lance le 80386 900 000 instruction ‘seconde 1986 : Premières machines parallèles Depuis 1986 : Toujours quatrième générations VL_SI Traitement distribué, réseaux, machines virtuelles 10 Capacité d’intégration 100Millions l,’ Unité d’interface de bus (IUB) 12 Schéma fonctionnel Pentium Mémoire cache Niveau 2 512 Kilo octets Bus externe donnees Niveau 1 16 Kilo octets unité d’interface avec le bus externe u pentium III unité répartition Exécution instructions (niveau 1) Unité Réserve d’instructions 4 OF l,’ la machine est dans l’état 2, SI le symbole lu sur la bande vaut O, alors écrire 1 sur la bande, passer dans l’état 3 et déplacer la bande à droite.

Déplacement de traitement accumulateur (ou registre) • Bus : ensemble de connections – adresse mémoire – donnée contrôle • Accumulateur et Registre = mémoire locale 21 Phase 1 Lecture instruction Accumulateur Bus contrôle UAL Instructions Code op Bus données MEMOIRE Indicateur Compteur Programme Bus adresses 6 OF l,’ 26 Instructions de la machine J GT Instructions arithmétiques + 50 A — A + contenu mémoire 50 Instructions de transfert -> 50 Contenu de la mémoire 50 A 50 idem précédente et O Instructions de branchement J 1010 Cinstruction suivante est en 1010 GT 1010 Aller à l’adresse 1010 si Accumulateur est positif ILE 1010 Aller à l’adresse 1010 Si Accumulateur est positif O 27 Exemple de calcul .

START 1000 11 31 31 Evaluation des performances 32 Unités de mesure MIPS – NI Temps exécution x 106 MIPS = Fréquence horloge CPI x 106 Dépend du programme de test – Des programmes standards permettent la comparaison MFLOP = NI Réels (grand nombre de registres) (4) 86 – calcul de C = A+B PUSH A PUSH B ADD popc LOAD A ADD B STORE C MOV AX,A ADD AX,B MOV C,AX LOAD RI,A LOAD R2,B STORE c,R3 37 Registres GPR(4) – 32 registres généraux se trouve dans un registre [SI] – indexé basé : adresse registre base + registre index + valeur immédiate [BX+SI+IO] [BX+DI+1 01 41 Format des instructions Code opération Opérande(s) • Taille fixe – décodage facile – programme plus long – temps de chargement d ‘une instruction constant • Taille variable – décodage compliqué – programme de taille optimale 42 Instructions x86 • Transfert – MOV Destination,Source 0 OF Source